本課程詳細(xì)介紹了基于標(biāo)準(zhǔn)單元的數(shù)字集成電路從門級(jí)網(wǎng)表到最終布局布線版圖生成過(guò)程中所涉及的多方面重要工作，包括布圖規(guī)劃、電源規(guī)劃、布局、時(shí)鐘樹綜合、布線、寄生參數(shù)提取、靜態(tài)時(shí)序分析、簽收驗(yàn)證和物理驗(yàn)證等。本課程不僅涵蓋了掌握數(shù)字后端設(shè)計(jì)所需的有關(guān)芯片制造工藝、數(shù)字標(biāo)準(zhǔn)單元庫(kù)、設(shè)計(jì)中間文件等背景知識(shí)，而且充分結(jié)合當(dāng)前所面臨的問(wèn)題和挑戰(zhàn)，對(duì)電壓降、信號(hào)完整性和低功耗技術(shù)等問(wèn)題也做了深入講解。
【培訓(xùn)大綱: 】
第1部分 集成電路物理設(shè)計(jì)方法
1.1 數(shù)字集成電路設(shè)計(jì)挑戰(zhàn)
1.2 數(shù)字集成電路設(shè)計(jì)流程
1.3 數(shù)字集成電路設(shè)計(jì)收斂
1.4 數(shù)字集成電路設(shè)計(jì)數(shù)據(jù)庫(kù)
實(shí)驗(yàn)
第2部分 物理設(shè)計(jì)建庫(kù)與驗(yàn)證
2.1 集成電路工藝與版圖
2.2 設(shè)計(jì)規(guī)則檢查
2.3 電路規(guī)則檢查
2.4 版圖寄生參數(shù)提取與設(shè)計(jì)仿真
2.5 邏輯單元庫(kù)的建立
實(shí)驗(yàn)
第3部分 布圖規(guī)劃和布局
.3.1 布圖規(guī)劃
3.2 電源規(guī)劃
3.3 布局
3.4 掃描鏈重組
3.5 物理設(shè)計(jì)網(wǎng)表文件
實(shí)驗(yàn)
第4部分 時(shí)鐘樹綜合
4.1 時(shí)鐘信號(hào)
4.2 時(shí)鐘樹綜合方法
4.3 時(shí)鐘樹設(shè)計(jì)策略
4.4 時(shí)鐘樹分析
實(shí)驗(yàn)
第5部分 布線
5.1 全局布線
5.2 詳細(xì)布線
5.3 其他特殊布線
5.4 布線算法
實(shí)驗(yàn)
第6部分 靜態(tài)時(shí)序分析
6.1 延遲計(jì)算與布線參數(shù)提取
6.2 寄生參數(shù)與延遲格式文件..
6.3 靜態(tài)時(shí)序分析
6.4 時(shí)序優(yōu)化
實(shí)驗(yàn)
第7部分 功耗分析
7.1 靜態(tài)功耗分析
7.2 動(dòng)態(tài)功耗分析
7.3 電壓降分析與電遷移分析
7.4 功耗分析數(shù)據(jù)與文件
實(shí)驗(yàn)
第8部分 信號(hào)完整性分析
8.1 信號(hào)串?dāng)_與功能故障
8.2 串?dāng)_信號(hào)分析
8.3 信號(hào)串?dāng)_預(yù)防與修復(fù)
8.4 噪聲數(shù)據(jù)庫(kù)
實(shí)驗(yàn)
第9部分 低功耗設(shè)計(jì)技術(shù)與物理實(shí)施
9.1 低功耗設(shè)計(jì)方案綜述
9.2 低功耗設(shè)計(jì)基本方法與物理實(shí)施
9.3 低功耗設(shè)計(jì)先進(jìn)方法與物理實(shí)施
實(shí)驗(yàn)
第10部分 芯片設(shè)計(jì)的最終驗(yàn)證與簽核
10.1 時(shí)序驗(yàn)證
10.2 物理驗(yàn)證與芯片組裝
10.3 邏輯等效驗(yàn)證與eco
10.4 數(shù)據(jù)變換及檢查
實(shí)驗(yàn)
首 頁(yè) 
