課程目標 |
|
Cadence培訓初級到中級班主要為您介紹從原理圖輸入到印刷電路板光繪制造文件輸出的全線PCB設計流程，通過講課及上機練習相結合的方式完成Cadence的原理圖工具Concept-
HDL、PCB工具Allegro以及相應的建庫工具的使用方法的系統(tǒng)培訓。通過培訓學員可掌握先進的Allegro
Cadence PCB設計流程，完成PCB設計。 |
|
培養(yǎng)對象 |
|
從事硬件開發(fā)的所有人員，以及具有一定基礎的高年級本科生或者碩、博士研究生。 |
|
班級規(guī)模及環(huán)境 |
|
為了保證培訓效果，增加互動環(huán)節(jié)，我們堅持小班授課，每期報名人數限3到5人，多余人員安排到下一期進行。 |
|
質量保障 |
|
1、培訓過程中，如有部分內容理解不透或消化不好，可免費在以后培訓班中重聽；
2、培訓結束后免費提供半年的技術支持，充分保證培訓后出效果；
3、培訓合格學員可享受免費推薦就業(yè)機會。 ☆合格學員免費頒發(fā)相關工程師等資格證書，提升您的職業(yè)資質。專注高端培訓13年，曙海提供的證書得到本行業(yè)的廣泛認可，學員的能力得到大家的認同，受到用人單位的廣泛贊譽。 |
|
時間地點 |
上課地點：【上海】：同濟大學(滬西)/新城金郡商務樓(11號線白銀路站) 【深圳分部】：電影大廈(地鐵一號線大劇院站)/深圳大學成教院 【北京分部】：北京中山學院/福鑫大樓 【南京分部】：金港大廈(和燕路) 【武漢分部】：佳源大廈（高新二路） 【成都分部】：領館區(qū)1號（中和大道） 【沈陽分部】：沈陽理工大學/六宅臻品 【鄭州分部】：鄭州大學/錦華大廈 【石家莊分部】：河北科技大學/瑞景大廈 【廣州分部】：廣糧大廈 【西安分部】：云峰大廈
最近開課時間(周末班/連續(xù)班/晚班）：Cadence初中級開課：2025年7月14日..用心服務.......... |
|
學時和費用 |
★課時：
共5天，總計30學時;
◆外地學員：代理安排食宿（需提前預定）
☆注重質量
☆邊講邊練
☆合格學員免費推薦工作
☆合格學員免費頒發(fā)相關工程師等資格證書，提升您的職業(yè)資質
專注高端培訓15年，曙海提供的證書得到本行業(yè)的廣泛認可，學員的能力
得到大家的認同，受到用人單位的廣泛贊譽。
★實驗設備請點擊這兒查看★ |
|
師資團隊 |
◆【李老師】
8年來一直從事FPGA數字電路設計，高速DSP軟硬件的開發(fā)，高速PCB，Layout設計經驗非常豐富。
精通Allegro cadence和candence SPECCTRAQuest等信號完整性仿真，精通高速PCB
SI仿真、Altium Designer以及PADS工具 。成功開發(fā)了多個高速DSP和FPGA結合的高難度項目。
◆【黃老師】
有9年的FPGA和DSP系統(tǒng)硬件開發(fā)經驗,5年視頻和圖像處理領域的高速DSP系統(tǒng)硬、軟件和FPGA系統(tǒng)的設計和開發(fā)經驗，高速系統(tǒng)設計經驗非常豐富，精通Allegro
cadence和candence SPECCTRAQuest等信號完整性仿真，精通高速PCB SI仿真工具以及PADS,Altium
Designer等PCB設計工具。
更多師資力量請參見曙海師資團隊，請點擊這兒查看。 |
|
課程進度安排 |
| 課程大綱 |
學習目標及要求 |
| 學習使用ORCAD 軟件進行原理圖的制作，電路圖的零件設計、使用
Allegro 軟件進行 PCBLayout ， PCB 封裝制作、高速布線規(guī)則設置、出 gerber 文件、用
CAM350 檢查 gerber 文件。應用范圍：制作高速線路板（如：電腦主板、顯卡、交換機主板等）. |
| 第一階段 |
| 1 OrCAD Capture CIS/Concept HDL/Design Entry HDL基本設計流程
OrCAD Capture CIS Basic Board Design
Flow
2 設計輸入 Design Entry
2.1 創(chuàng)建原理圖工程及設置工作環(huán)境
2.2 工程管理器簡介
2.3 創(chuàng)建元件庫及元件
2.4 創(chuàng)建非規(guī)則圖形元件
2.5 創(chuàng)建及使用分裂元件
2.6 使用電子數據表創(chuàng)建零件
2.7 添加元件庫及放置元件
2.7.1 放置普通元件
2.7.2 放置電源和地
2.8 在同一個頁面內創(chuàng)建電氣互聯
2.8.1 使用wire
2.8.2 使用net alias
2.9 在不同頁面之間創(chuàng)建電氣互聯
2.10 使用總線創(chuàng)建連接
2.10.1 創(chuàng)建總線
2.10.2 命名總線
2.10.3 連接總線與信號線
2.11 編輯原理圖的基本操作
2.11.1 選擇元件
2.11.2 移動元件
2.11.3 旋轉元件
2.11.4 鏡像翻轉元件
2.11.5 修改元件屬性及放置文本
2.12 替換與更新元件
2.12.1 批量替換
2.12.2 批量更新
|
第二階段 |
3 從原理圖到PCB 工具使用
3.1 Introduction to Board Layout
3.2 Mainstream Board Design
3.3 Design Synchronization
3.4 Netlist Files
3.5 Export Physical
4 原理圖高級設計技巧
2.13 使用Edit Browse選項的技巧
2.13.1 使用Parts選項
2.13.2 使用Nets選項
2.14 在原理圖中搜索特定元素
2.14.1 搜索元件
2.14.2 查找網絡
2.15 原理圖頁相關操作技巧
2.16 添加Footprint屬性
2.16.1 單個添加
2.16.2 批量添加
2.17 生成Netlist
2.18 生成元件清單 |
| 第三階段 |
5 PCB設計準備：Allegro環(huán)境、規(guī)則設置、PCB布局布線
5.1 Allegro User Interface
5.2 Managing the Allegro Work
Environment
5.3 Padstack Designer
5.4 Component Symbols
5.5 Board Design Files
5.6 Importing Logic Information
into Allegro
5.7 Setting Design Constraints
5.8 Component Placement
5.9 Routing and Glossing
6 建立元件庫 PCB Librarian Expert
6.1 Design Processes and Library Models
6.2 Setting Up a Build Area
6.3 The Symbol View
6.4 The Chips View
6.5 The Part Table View
6.6 The Simulation View
6.7 Testing the Part
6.8 Creating a Split Part
6.9 Importing Text Files |
第四階段 |
| PCB數據后處理：覆銅、生產加工數據輸出
7.1 Copper Areas and Positive
or Negative Planes
7.2 Preparing for Post Processing
7.3 Renaming Reference Designators
7.4 Backannotation
7.5 Creating Silkscreens
7.6 Creating Checkplots
7.7 Generating Artwork
7.8 The Aperture File
7.9 Film Control
7.10 Generating Gerber Files
7.11 Creating Fabrication Drawings
7.12 Generating an NC Drill
File
7.13 Creating the Parameters
File
7.14 Creating Assembly Drawings
|
第五階段 項目實戰(zhàn)，一步步手把手教你完成一個完整的DSP6713開發(fā)板 |
DSP6713開發(fā)板設計主要內容有:
1.DSP6713開發(fā)板功能方框圖培訓。
2.元件庫建立管理
3.DSP6713開發(fā)板原理圖設計
4.DSP6713開發(fā)板PCB疊層結構、阻抗控制介紹
5.DSP6713開發(fā)板PCB布局以及布線設計
6.DSP6713開發(fā)板EMC設計
7.出Gerber文件
8.DSP6713開發(fā)板PCB設計實例 |
Home 
