培訓(xùn)方式以講課和實(shí)驗(yàn)穿插進(jìn)行
課程描述：
?
課程介紹：
本次培訓(xùn)共分三部分：前兩部分培訓(xùn)將集中介紹Mentor DFT與ATPG工具。第三部分將以Mentor Memory BIST以及與邊界掃描的集成等相關(guān)內(nèi)容為主。其中穿插一些練習(xí)，以便工程師能更好的理解工具的使用。
隨著芯片復(fù)雜度的提高，測(cè)試成本在整個(gè)芯片開發(fā)成本中所占有的比例也與日俱增。業(yè)界先進(jìn)芯片的測(cè)試成本已經(jīng)達(dá)到整個(gè)芯片開發(fā)成本的70％。當(dāng)今，DFT技術(shù)已經(jīng)成為保證芯片質(zhì)量和公司質(zhì)量信譽(yù)，降低測(cè)試成本的關(guān)鍵技術(shù)，進(jìn)行可測(cè)試驗(yàn)性設(shè)計(jì)(Design For Test)已成為當(dāng)今大規(guī)模集成電路開發(fā)過(guò)程中的重要環(huán)節(jié)。
Mentor Graphics公司做為EDA行業(yè)在DFT領(lǐng)域的領(lǐng)導(dǎo)者，提供業(yè)界最先進(jìn)的DFT解決方案，內(nèi)容包括ATPG解決方案和BIST解決方案。
ATPG方面，Mentor公司提供的FastScan是業(yè)界最杰出的測(cè)試向量自動(dòng)生成工具，它可以針對(duì)全掃描IC設(shè)計(jì)或規(guī)整的部分掃描設(shè)計(jì)生成高質(zhì)量的的測(cè)試向量；Mentor公司提供的帶嵌入式壓縮引擎的ATPG工具TestKompress擁有無(wú)以倫比的技術(shù)優(yōu)勢(shì)，它提供的嵌入式壓縮模塊可以很方便地集成到用戶的設(shè)計(jì)，專利的EDT（Embedded Deterministic Test）算法在保證測(cè)試質(zhì)量的前提下顯著地（目前可達(dá)到100倍）壓縮測(cè)試向量數(shù)目，并大大提高了ATPG運(yùn)行的速度，從而達(dá)到降低測(cè)試成本的目的。
Mentor公司提供的MBISTArchitect能夠自動(dòng)創(chuàng)建MBIST邏輯，完成BIST邏輯與存儲(chǔ)器的連接，集成MBIST的測(cè)試向量供測(cè)試機(jī)直接使用。MBISTArchitect以其簡(jiǎn)捷、易用、支持用戶自定義測(cè)試算法等技術(shù)優(yōu)勢(shì)而被推崇為業(yè)界市場(chǎng)份額最大的MBIST工具。它支持多種測(cè)試算法，用戶還可以自定義算法。它能夠在多個(gè)存儲(chǔ)器之間共享BIST控制器，實(shí)現(xiàn)并行測(cè)試，從而顯著縮短測(cè)試時(shí)間和節(jié)約芯片面積。MBIST結(jié)構(gòu)中還可以包括故障的自動(dòng)診斷功能，方便了故障定位和開發(fā)針對(duì)性的測(cè)試向量。
邊界掃描測(cè)試技術(shù)創(chuàng)建邊界掃描結(jié)構(gòu)并且為設(shè)計(jì)中其它的測(cè)試方法包括掃描、存儲(chǔ)器BIST和邏輯BIST提供芯片級(jí)的控制。Mentor公司提供的BSDArchitect工具讀入IC、ASIC或MCM設(shè)計(jì)的行為級(jí)VHDL或Verilog描述，生成符合IEEE1149.1邊界掃描標(biāo)準(zhǔn)的VHDL或Verilog電路描述，并將它插入到原來(lái)的設(shè)計(jì)中；為實(shí)現(xiàn)自動(dòng)驗(yàn)證，它還可以生成一個(gè)可用于任何VHDL或Verilog仿真器的測(cè)試基準(zhǔn)文件；此外，BSDArchitect形成設(shè)計(jì)的BSDL模型，為生成測(cè)試向量做準(zhǔn)備。
本次課程將為用戶展示和集中講解Mentor公司在DFT領(lǐng)域領(lǐng)先ATPG技術(shù)和解決方案，結(jié)合相應(yīng)的上機(jī)練習(xí)課程使用戶能夠更加深入的理解在ATPG領(lǐng)域所備受關(guān)注的各種問(wèn)題以及Mentor公司的DFT工具為您所帶來(lái)的價(jià)值。
?
在這次課中可以學(xué)到：
第一部分：可測(cè)性設(shè)計(jì)原理的介紹以及工具的基本使用
l?????????DFT Basic Concepts
l?????????Full Scan and ATPF Flow
l?????????Configuring Scan Chains/Test Logic and Full Scan Flow
第二部分：如何利用ATPG工具提高故障覆蓋率
l?????????Understanding ATPG Messaging
l?????????Achieving High Test Coverage
l?????????Testing for High Quality
l?????????Troubleshooting Low Test Coverage
l?????????Troubleshooting Test Patterns
第三部分：?Memory BIST的使用以及與邊界掃描工具的集成
l??????????Memory Test and BIST concept introduction
l??????????BIST Insertion and Pattern Translation
l??????????BIST Generation and Integrated with Boundary Scan
首 頁(yè) 手機(jī)閱讀模式
